Percobaan 1 Kondisi 25
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0 led diganti logicprobe.
Pada rangkaian JK flip-flop, untuk inputan high dinyatakan
jika kaki SPDT terhubung dengan vcc dan untuk inputan low jika kaki SPDT terhubung
dengan ground. Dapat dilihat arus mengalir dari vcc ke B1 dimana akan berlogika
1 dan akan diteruskan ke kaki input S sehingga inputnya berlogika 1. Pada B2 kaki
SPDT terhubung ke vcc sehingga inputan kaki J bernilai 1. Pada B3 ( clock ) dihubungkan
dengan clock, dikarenakan clk merupakan aktif low maka clock akan aktif saat diberi
inputan 0. Pada B4 SPDT terhubung dengan ground sehingga input yang masuk ke
kaki K bernilai nol. B0 terhungn ke vcc dan berlogika 1 dan diteruskan ke inputan
R .Karena R dan S aktif low maka saat diberi inputan 1 R dan S tidak aktif. Selanjutnya
output yang ditunjukan untuk Q(H6) adalah 1 dan output untuk Q’(7) adalah 0.
Pada bagian D flip flop , untuk inputan high dinyatakan
jika kaki SPDT terhubung dengan vcc dan untuk inputan low jika kaki SPDT terhubung
dengan ground. Dapat dilihat arus mengalir dari vcc ke B1 dimana akan berlogika
1 dan akan diteruskan ke kaki input S sehingga inputnya berlogika 1. Pada B5
kaki SPDT bersifat don’t care yang
artinya inputannya boleh berlogika 0 atau 1 untuk kaki D. Pada B6 SPDT terhung
ke ground sehingga inputan yang diterusakan ke kaki clock berlogika 0. Pada B0 SPdt
terhungn ke ground sehingga inputan untuk kaki R bernilai 0. Dikarekanan R dan
s aktif low maka saat diberi inputan 1 , R dan S tidak aktif. Selanjutnya output
yang ditunjukan pada Q(H4) bernilai 0 dan Q’(H3) bernilai 1. Rangkaian D flip-flop
saat clock bernilai 0 outputnya akan mengikuti output sebelumnya
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Tidak ada komentar:
Posting Komentar