Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan RS flip flop dan output 4 bit
Pada rangkaian yang akan mengeluarkan output 4 bit kita perlu empat buah RS flip flip. dimana setiap inputan R dan S terhubung ke saklar SPDT. Dimana saklar SPDT terhubung ke Vcc dan ground. Jika kaki terhubung ke Vcc maka akan berlogika 1 dan jika terhubung ke ground maka akan berlogika 0.
Rangkaian diatas merupakan counter asinkron dimana hanya flip flop pertama yang terhubung ke clock dan untuk inputan clock selanjutnya bergantung kepada output counter sebelumnya ( UP counter).
untuk setiap nilai R dan S pada ke empat flip flop terhubung ke VCC yang artinya berlogika 1. Karena R dan S aktif low maka S dan R tidak aktif dan output bergantung kepada masukan dari clock.
kaki inputan clock adalah fall time ( aktif low ) dimana nilai akan berubah saat input berubah dari 1 ke 0. pada awalnya nilai semua output adalah nol kemudian saat fall time siklus pertama output dari Q1 (ff pertama ) akan berubah menjadi 1. selanjutnya untuk ff ke2 dikarenakan awalnya nilai clock bernilai 0 maka tidak terjadi perubahan dan output Q2(ff kedua ) akan bernilai 0 dan sama untuk Q3 dan Q4. begitu seterunya sampai angka tertinggi tercapai dan siklus diulangi dari awal kembali . untuk hasil akhirnya adalah 1111( keluaran terbesar untuk 4 bit)
File HTML klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet IC 74LS112 klik disini
Tidak ada komentar:
Posting Komentar